ザイリンクス LogiCORE™ AXI Verification IP (VIP) コアは、ユーザーが設計した AXI ベース IP のシミュレーションをサポートする目的で開発されています。AXI VIP コアは 3 つのバージョンの AXI プロトコル (AXI3、AXI4、および AXI4-Lite) をサポートしています。
AXI VIP は暗号化されていない SystemVerilog ソースとして提供され、SystemVerilog クラス ライブラリと合成可能 RTL で構成されます。
内蔵の RTL インターフェイスは、仮想インターフェイスを介して AXI VIP で制御します。AXI トランザクションはユーザーの検証環境で作成され、AXI ドライバー クラスに渡されます。次に、このドライバー クラスがタイミングを管理し、内容をインターフェイスに駆動します。