送信長レジスタ - 3.0 日本語

AXI Ethernet Lite MAC v3.0 LogiCORE IP 製品ガイド (PG135)

Document ID
PG135
Release Date
2015-11-18
Version
3.0 日本語

送信長レジスタは、32 ビットの読み出し/書き込み可能なレジスタです (この図)。このレジスタには、デュアル ポート メモリに格納される送信データの長さ (単位 : バイト) を格納します。長さの値の上位 8 ビットをデータ ビット 15 ~ 8 に格納し、下位 8 ビットをデータ ビット 7 ~ 0 に格納します。表: 送信長レジスタ (0x07F4)、(0x0FF4) に、Ping-Pong 型バッファー インターフェイスのこのレジスタのビット定義を示します。

図 2-6 : 送信長レジスタ

X-Ref Target - Figure 2-6

ds787_05.jpg

表 2-8 : 送信長レジスタ (0x07F4)、(0x0FF4)

ビット

名前

アクセス

リセット値

説明

31:16

予約

N/A

N/A

予約

15:8

MSB

読み出し/書き込み

0

フレーム長の上位 8 ビット

7:0

LSB

読み出し/書き込み

0

フレーム長の下位 8 ビット