ギガビット トランシーバー (GT) には、特定のピン配置要件がありますので、次に注意する必要があります。
- 基準クロックの共有
- 同じクワッド内での PLL の共有
- PCIe などのハード ブロックの配置と、それらのトランシーバーへの距離
- SSI テクノロジ デバイスの場合は、SLR 境界のクロッシング
AMDでは、コアの生成に GT ウィザードを使用することをお勧めします。または、このプロトコルにはAMD IP コアを使用できます。推奨されるピン配置は、該当する製品ガイドを参照してください。
クロック リソースをバランスよく使用するため、Vivado 配置で GT 出力クロック (TXOUTCLK または RXOUTCLK) が供給されるロードをそのクロックをソースとする GT の横に制約するよう試みられます。SSI テクノロジ デバイスでは、GT が別の SLR に隣接するクロック領域に配置されている場合、SLL に入力される信号または SLL から出力される信号と GT 出力クロック ロードの間で配線リソースを取り合うことなります。そのため、SLR 間をまたぐ部分の横にあるクロック領域に GT が配置されていると、これらのクロック領域内にある SLL への配線接続および SLL からの配線接続が削減される可能性があります。