SLR (Super Logic Region) - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

SLR (Super Logic Region) は、SSI テクノロジ デバイスに含まれる 1 つのデバイス ダイ スライスです。各 SLR は、CLB、ブロック RAM、DSP タイル、GT などのデバイス リソースのサブセットを含み、SSI ではないデバイスと同様の構造になっています。

複数の SLR コンポーネントが垂直方向に積み重ねられ、インターポーザーを介して接続されて、1 つの SSI テクノロジ デバイスを構成しています。一番下の SLR は SLR0 で、上に行くほど番号が増加します。

たとえば、XC7V2000T デバイスには 4 つの SLR コンポーネントがあります。 一番下の SLR は SLR0 で、その上が SLR1、さらにその上が SRL2 で、一番上の SLR は SLR3 になります。

注記: AMD ツールではグラフィカル ユーザー インターフェイス (GUI) およびレポートで SLR コンポーネントが明確に識別されます。