Versal アダプティブ SoC をターゲットにする場合、デバイスに統合された DDR メモリ コントローラーに求める使用量、帯域幅、およびパフォーマンスに着目する必要があります。たとえば、画像処理では大量のデータ (画像のデータ、重み、レイヤーなど) が使用されますが、これらはすべて、異なる時点で異なる帯域幅を必要とします。このようなアプリケーションでは DDR メモリが大量に使用され、その DDR メモリの帯域幅や遅延に影響を与えます。アプリケーションのタイプとそのメモリ帯域幅および性能要件に応じて、アプリケーションで生成されるトラフィックの QoS 要件を厳密に理解する必要があります。
DDR メモリの使用に伴うもう 1 つの重要な考慮事項は、メモリ分割の影響です。アプリケーションにおける帯域幅要件と DDR メモリに対する要求に基づいて、複数の DDR にまたがってメモリをインターリーブするか、または複数の DDR メモリ コントローラーを独立したものとして扱うことが最適な場合があります。DDR メモリ コントローラー - NoC コンフィギュレーション ガイドラインは、 『Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 製品ガイド』 (PG313) の このセクション を参照してください。