IEEE-1735-2014 V2 で保護されているデザインには、次の基本領域があります。
- 定義エリア
- IP 作成者がサポートされるツール ベンダー、すべてのツールまたは特定のツールに付与するアクセス権を定義します。デザイン ツールで暗号化されたデータを正しく復号化するための基本的なフォーマット指示が含まれるため、定義エリアの大部分は暗号化後もテキスト形式のままになります。
- 暗号キー定義
- IP でサポートされているツール ベンダーの暗号キーを定義します。
- 暗号ペイロード
- 暗号化された IP Verilog、SystemVerilog、または VHDL ソース コード。
- テキスト ペイロード
- IP ソース コードの暗号化されていない部分。1 つの RTL ソース ファイルの中に、暗号化される部分とされない部分があります。デザイン ファイル全体を暗号化する必要はありません。
重要: IEEE 1735 の推奨事項に従い、Vivado ではモジュールまたはエンティティとアーキテクチャの組み合わせで暗号化が処理されます。
次のセクションでは、定義エリアの異なるセクション、および暗号化サポートのため IP ソース コードで定義する必要のある関連プラグマの定義方法を説明します。ここに示す例は、VHDL で記述されています。Verilog および SystemVerilog の構文では、VHDL の `pragma protect キーワードを Verilog の `protect キーワードに置き換えます。