ザイリンクス Versal™ ACAP PHY for PCIe® IP は、 PCI Express® MAC をデバイス ファブリックにソフト IP として実装するための構築ブロック IP です。 Versal® ACAP の PCIe PHY IP デザインを UltraScale™ または UltraScale+™ デバイスに移行することはできません。
注記: この IP は、
Vivado®
IP インテグレーター フローをサポートしています。GT クワッドは常に PHY for PCIe IP の外部にあり、IP インテグレーターのブロック デザインで接続します。