ザイリンクス ROM ブロックは、シングル ポート読み出し専用メモリ (ROM) です。
値はワード単位で保存され、すべてのワードは演算型、幅、2 進小数点の位置が同じです。各ワードは、1 つのアドレスに関連付けられます。有効なアドレスは、0 ~ d-1 の符号なし固定小数点型整数です (d は ROM のワード数)。メモリの内容は、ブロック パラメーターで指定します。このブロックには、メモリ アドレス用の入力ポート 1 つとデータ出力用の出力ポート 1 つがあります。アドレス ポートは、符号なし固定小数点型整数である必要があります。このブロックには、分散メモリまたはブロック メモリを使用して 2 つのザイリンクス LogiCORE™ ™ インプリメンテーションが可能です。
ブロック パラメーター
Simulink® モデルでブロックのアイコンをダブルクリックすると、Block Parameters ダイアログ ボックスが開きます。
- Basic タブ
-
Basic タブには、次のパラメーターがあります。
- Depth
- 格納するワード数を指定します。正の整数である必要があります。
- Initial value vector
- 初期値を指定します。ベクターが ROM のワード数よりも長い場合、ベクターの末尾の要素は破棄されます。ROM のワード数がベクターより多い場合は、ROM の末尾のワードは 0 に設定されます。初期値ベクターには、ROM に指定されたデータ精度に基づいて、飽和または丸めが実行されます。
- Memory Type
- ROM を分散 ROM またはブロック ROM のどちらを使用してインプリメントするかを指定します。この選択によって、デザインのコンパイル時に、ROM が次のように推論またはインプリメントされます。
- ブロックを分散メモリにインプリメントする場合、デザインをコンパイルしたときに Distributed Memory Generator v8.0 LogiCORE IP が推論またはインプリメントされます。これについては、 『Distributed Memory Generator LogiCORE IP 製品ガイド』 (PG063) を参照してください。
- ブロックをブロック RAM インプリメントする場合は、デザインをコンパイルしたときに、XPM_MEMORY_SPROM (シングル ポート ROM) マクロが推論またはインプリメントされます。ザイリンクス パラメーター指定マクロ (XPM) の XPM_MEMORY_SPROM の詳細は、 『UltraScale アーキテクチャ ライブラリ ガイド』 (UG974) を参照してください。
- Optional Ports
-
- Provide reset port for output register
- ブロック ROM の出力レジスタにあるリセット ポートを有効にします。リセット ポートは、ブロック ROM のレイテンシが 1 の場合にのみ使用可能です。
- Initial value for output register
- 出力レジスタの初期値を指定します。初期値には、ROM に指定されたデータ精度に基づいて、飽和および丸めが実行されます。
- Output タブ
-
Output タブには、次のパラメーターがあります。
- Output Type
- 出力のデータ型を指定します。
- Boolean
- Fixed-point
- Floating-point
- Arithmetic Type
- [Output Type] を [Fixed-point] に設定した場合、[Arithmetic Type] は Signed (2’s comp) または Unsigned に設定できます。
- Fixed-point Precision
-
- Number of bits
- 出力値の 2 進小数点のビット位置を指定します (ビット 0 が最下位ビット)。
- Binary point
- 固定小数点出力の 2 進小数点の位置を指定します。
- Floating-point Precision
-
- Single
- 単精度 (32 ビット) を指定します。
- Double
- 倍精度 (64 ビット) を指定します。
- Custom
- [Exponent width] および [Fraction width] を有効にし、指数部の幅と仮数部の幅を指定できるようにします。
- Exponent width
- 指数部のビット幅を指定します。
- Fraction width
- 仮数部の幅を指定します。
このブロックで使用されるその他のパラメーターについては、[Block Parameters] ダイアログ ボックスの共通オプション を参照してください。
LogiCORE 資料
『Distributed Memory Generator LogiCORE IP 製品ガイド』 (PG063)
『UltraScale アーキテクチャ メモリ リソース ユーザー ガイド』 (UG573) - XPM_MEMORY_SPROM マクロ (UltraRAM)
ブロック メモリでは、アドレス幅は ceil(log2(d)) (d はメモリのワード数) である必要があります。ブロック メモリのデータ ワードの最大幅は、指定されたワード数によります。最大ワード数は、ターゲットであるデバイス ファミリによって異なります。次の表に、ブロック メモリのワード数に対する最大データ ワード幅を示します。