HDL to AIE - 2022.1 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2022-05-26
Version
2022.1 日本語
このブロックは、AXI4-Stream プロトコル使用して HDL ドメインを AI エンジン ドメインに接続するために使用します。

ライブラリ

Utilities/Connectors

説明

このブロックは、HDL と AI エンジン ブロック間のインターフェイスとして使用します。
  • HDL to AIE ブロックへの入力は tdata で、これがデータのプライマリ入力です。tvalid 信号は、プロデューサーに有効なデータがあることを示します。
  • HDL to AIE ブロックからの出力は、AI エンジン ブロックへの可変サイズ信号と、HDL to AIE ブロックが転送を受信できることを示す tready 信号です。tvalidtready の両方が TRUE (1) になると、転送が実行されます。

トポロジ

次の図に、HDL to AIE ブロックを使用した HDL ドメインから AI エンジン ドメインへの接続を示します。
注記: tdata 入力信号から HDL to AIE ブロックへのビット幅は、PLIO のビット幅と一致している必要があります。
図 1. HDL to AIE ブロックを使用した HDL ドメインから AI エンジン ドメインへの接続

パラメーター

[Output Data Type]
次の表に、HDL to AIE ブロックでサポートされる出力のデータ型と、それに対応するブロックへの入力のデータ型を示します。
[Output Data Type] HDL to AIE ブロックへの入力
int8 uint32、ufix64、ufix128
uint8 uint32、ufix64、ufix128
int16 uint32、ufix64、ufix128
uint16 uint32、ufix64、ufix128
cint16 uint32、ufix64、ufix128
int32 int32、ufix64、ufix128
uint32 uint32、ufix64、ufix128
cint32 ufix64、ufix128
int64 sfix64
uint64 ufix64、ufix128
float uint32、ufix64、ufix128
float(c) ufix64、ufix128
[Output Sample Time]
Output Sample Time は次のように設定します。

注記: このブロックおよびサンプルの設定に関する詳細は、GitHub を参照してください。
[Samples per output frame]
ブロックがフレームをアップデートするのにバッファーのキューに入れる必要のあるサンプル数を指定します。出力フレームのサイズは通常、データを消費する AI エンジン ブロックの入力サイズと同じになります。