HDL to AIE ブロックの設定 - 2022.1 日本語

次の図に、HDL デザインを AI エンジン サブシステムに接続するために必要なコンポーネントを示します。この接続を設定する際は、入力デザインの基準を考慮し、それに従ってブロックのパラメーターを設定する必要があります。入力デザインの基準は、次のとおりです。

1. tdata 信号ラインのビット幅 (W)。これは、プログラマブル ロジックのデータのビット幅です。
2. HDL デザインのサンプル時間 (T)。このサンプル時間は、ハードウェアで HDL デザインに供給するクロックのターゲット クロック レートを決定します。
3. AI エンジン カーネルの入力のデータ型 (DT)。これは、AI エンジン カーネルで決定されます。
4. AI エンジン カーネル ブロックの入力のサンプル数 (S)。ウィンドウ入力タイプの AI エンジン カーネルでは、これは通常入力ウィンドウのサイズです。ストリーム入力の AI エンジン カーネルでは、これは通常 AI エンジン カーネルが呼び出しごとに消費するサンプル数です。
5. AI エンジン サブシステムに出入りするすべての入力信号および出力信号の周期 (P)。AI エンジン サブシステムのすべての入力信号および出力信号は、同じ周期にする必要があります。

上記の 5 つのデザイン条件を考慮し、ブロックのパラメーターを次のように設定します。