构建和运行 HLS 组件 - 2023.2 简体中文

AMD Vitis™ Unified IDE 和 v++ 通用命令行提供了使用自下而上设计技术创建 HLS 组件的功能，以确保组件满足设计要求后再将其与其他要素集成到系统设计中。在 HLS 组件中，该工具会将 C 语言或 C++ 语言函数综合到 RTL 代码中，以供在 AMD Versal™ 自适应 SoC、AMD Zynq™ MPSoC 或 AMD FPGA 器件的可编程逻辑 (PL) 区域中实现。

HLS 组件可用于开发和导出：

• Vivado IP，以便使用 Vivado Design Suite 和嵌入式软件开发流程将其集成到硬件设计中，如 Vitis 统一软件平台文档：嵌入式软件开发(UG1400) 中所述。
• Vitis 内核，以便在异构计算系统和数据中心应用加速中使用，如 Vitis 应用加速用户指南(UG1393) 中所述。

C++ 函数的开发步骤如下所述。

1. 基于 设计原则 来架构 C++ 算法
2. 使用 C 语言测试激励文件（C 语言仿真）验证源代码逻辑
3. 分析设计的并行度和性能（代码分析器）
4. 根据源代码生成 RTL（C 语言综合）
5. 使用 C 语言测试激励文件和 RTL 逻辑仿真来验证 RTL 模块（C/RTL 协同仿真）
6. 复查并分析 HLS 综合报告和协同仿真报告（分析）
7. 重复前述步骤直至满足性能目标为止

HLS 组件基于目标流程、默认工具配置、配置命令以及您为设计指定的任何最优化编译指示或指令来实现设计。以下章节描述了如何创建和构建 HLS 组件。