HLS 编译模式支持访问各种功能特性，用于开发、最优化、分析和导出 Vitis 内核 (
.xo) 文件或 Vivado IP (.zip) 文件。您可使用以下命令或通过启动 Vitis Unified IDE 进入 HLS 模式：v++ -c --mode hls -h [options] <input_files...>HLS 编译选项应输入配置文件以搭配 v++ 命令和 --config 选项一起使用。HLS 选项应置于配置文件中 [hls] 节头下。例如，以下配置文件指定了器件、源文件、测试激励文件和流程目标。请注意，在 [HLS] 头文件下并未指定 part，因为这是 v++ 编译器的常规选项。
part=xcvu11p-flga2577-1-e
[hls]
clock=8
flow_target=vitis
syn.file=../../src/dct.cpp
syn.top=dct
tb.file=../../src/out.golden.dat
tb.file=../../src/in.dat
tb.file=../../src/dct_test.cpp
tb.file=../../src/dct_coeff_table.txt
syn.output.format=xo
clock_uncertainty=15%
配置文件中或命令上允许使用的选项
使用 Vitis Unified IDE 时，可从配置文件内使用以下 v++ 命令行选项。这些选项不属于配置文件中的任何报头。
- --platform <arg>
- 指定平台规格 (.xpfm) 的路径，以此平台规格即为当前组件或工程的目标。
- --freqhz <arg>
- 指定以 Hz 为单位的时钟频率。 重要： 如果 HLS 配置文件指定
platform=而不是part=，那么您还必须使用freqhz=代替clock=。这是因为，平台以freqhz形式指定时钟，您只能使用相同形式来将其覆盖。 - --part <arg>
- 指定 HLS 组件的目标器件。