描述
导出并封装生成的 RTL 代码，作为 Vivado Design Suite 内使用的封装 IP，或者作为已编译的 Vitis 内核对象 (.xo) 用于 Vitis 应用加速开发流程。
受支持的格式包括：
- Vivado IP，包含在 IP 目录内。
- Vitis 应用加速内核 (.xo)。
- 已综合或已实现的设计检查点 (DCP) 格式。
- Vivado IP 和 ZIP 归档，在 System Generator for DSP 工具内使用。
封装的工程将写入活动解决方案的 solution/impl 文件夹内。
语法
export_design [OPTIONS]选项
-
-description <string> - 提供生成的 IP 的目录条目描述，在封装 IP 时使用。
-
-display_name <string> - 提供生成的 IP 的目录条目的显示名称，在封装 IP 时使用。
-
-flow (syn | impl) - 使用 Vivado 综合与实现为生成的 RTL 获取更准确的时序和资源利用率数据。
syn选项用于执行 RTL 综合。impl选项用于执行 RTL 综合与实现，包括 RTL 网表的详细布局布线。在 Vitis HLS IDE 中，这些选项显示为带有Vivado Synthesis（Vivado 综合）和Vivado Synthesis, place and route stage（Vivado 综合与布局布线阶段）标记的复选框。 -
-format (ip_catalog | xo | syn_dcp | sysgen) - 指定 IP 封装格式。受支持的格式为：
-
ip_catalog - 适合添加到 AMD IP 目录的格式。
-
ip_catalog - 适合添加到 AMD IP 目录的格式。
-
xo - v++ 编译器接受的格式，用于在 Vitis 应用加速流程中进行链接。
-
syn_dcp - Vivado Design Suite 的已综合的检查点。如果使用该选项，则将自动执行 RTL 综合。无法以可选方式添加 Vivado 实现。
-
sysgen - 生成 Vivado IP 和 .zip 存档，以供在 System Generator 内使用。
-
-
-ipname <string> - 为生成的 IP 的
Vendor:Library:Name:Version(VLNV) 标识符提供名称作为该标识符的组成部分。 -
-library <string> - 为生成的 IP 的
Vendor:Library:Name:Version(VLNV) 标识符提供库作为该标识符的组成部分。 -
-output <string> - 指定输出 IP、XO 或 DCP 文件的路径和文件名。默认情况下，如果不指定
-output，那么此文件将写入当前工程的 solution/impl 文件夹。 -
-rtl (verilog | VHDL) - 指定在执行
-flow选项时使用的 HDL。如果不指定此项，那么对于 Vivado 已综合的网表，默认语言为 Verilog。 -
-taxonomy <string> - 指定生成的 IP 的目录条目的分类法，在封装 IP 时使用。
-
-vendor <string> - 为生成的 IP 的
Vendor:Library:Name:Version(VLNV) 标识符提供供应商作为该标识符的组成部分。 -
-version <string> - 为生成的 IP 的
Vendor:Library:Name:Version(VLNV) 标识符提供版本作为该标识符的组成部分。
示例
为 Vitis 应用加速流程导出 RTL：
export_design -format xo以 Vivado IP 目录格式导出 RTL 作为 VHDL 代码。VHDL 将在 Vivado 综合工具内进行综合，以获取更好的时序和利用率数据：
export_design -rtl vhdl -format ip_catalog -flow syn