PCI Express® 根端口模型是基本的测试激励文件环境，可提供测试程序接口，此接口可配合提供的 PIO 设计或您的设计一起使用。根端口模型的用途是提供源机制用于生成下游 PCI Express TLP 流量以对客户设计进行仿真，并提供目标机制用于接收来自仿真环境内的客户设计的上游 PCI Express TLP 流量。其中包含的根端口模型的源代码可提供模型，作为您的测试激励文件的起点。包括初始化核配置空间、创建 TLP 传输事务、生成 TLP log 日志以及提供接口用于创建和验证测试在内的所有重要工作都在其中完成，使您能够集中精力验证设计功能是否正确，而无需将时间用于开发端点核的测试激励文件基础架构。
其中包含的根端口模型的源代码可提供模型，作为您的测试激励文件的起点。包括初始化核配置空间、创建 TLP 传输事务、生成 TLP log 日志以及提供接口用于创建和验证测试在内的所有重要工作都在其中完成，使您能够集中精力验证设计功能是否正确，而无需将时间用于开发端点核的测试激励文件基础架构。
根端口模型包括：
- 测试编程接口 (TPI)，支持您对 PCI Express 的端点器件进行仿真。
- 测试示例，用于演示如何使用测试程序的 TPI。
-
Verilog 源代码，用于所有根端口模型组件，以支持您对测试激励文件进行自定义。
下图显示了 DMA Subsystem for PCIe 的根端口模块。
图 1. DMA Subsystem for PCIe 的根端口模块
