SGDMA Descriptor Control Register (0x10) - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)
Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
表 1. SGDMA Descriptor Control Register (0x10)
位索引 默认 访问类型 描述
19:16 4'h0 RW

c2h_dsc_halt[3:0]

每条 C2H 通道 1 位。设为 1 即可为对应通道停止描述符提取。
15:4     保留
3:0 4'h0 RW

h2c_dsc_halt[3:0]

每条 H2C 通道 1 位。设为 1 即可为对应通道停止描述符提取。