IRQ Block Channel Interrupt Enable Mask (0x10) - 4.1 简体中文

DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)

Document ID
PG195
Release Date
2023-11-24
Version
4.1 简体中文
表 1. IRQ Block Channel Interrupt Enable Mask (0x10)
位索引 默认 访问类型 描述
[NUM_CHNL-1:0] 'h0 RW

channel_int_enmask

引擎中断使能掩码。每个读取或写入引擎对应 1 个位。

0:中断源断言有效时,阻止生成中断。H2C 位元的位置始终从位 0 开始。C2H 位元的位置为高于最后一个 H2C 索引的索引,因此它取决于 NUM_H2C_CHNL 参数。

1:在中断源的上升沿生成中断。如果 enmask 位已置位并且源已置位,那么同样会生成中断。