AIE-ML アレイ内のイベントによって、プロセッシング システム (PS) およびプラットフォーム管理コントローラー (PMC) への割り込みをトリガーするように設定できます。このセクションでは、AIE-ML アレイからの各種割り込みの概要について説明します。
AIE-ML アレイは 4 つの割り込みを生成します。これらの割り込みは、AIE-ML アレイから PMC、アプリケーション プロセッシング ユニット (APU)、およびリアルタイム プロセッシング ユニット (RPU) へ送信できます。AIE-ML アレイから生成される割り込みの全体的な階層は次のとおりです。
- イベントは、任意の AIE-ML タイルまたは AIE-ML インターフェイス タイルからトリガーされます。
- 各列には第 1 レベル割り込みハンドラーがあり、生成されたトリガー/イベントをキャプチャして第 2 レベル割り込みハンドラーへ転送できます。第 2 レベル割り込みハンドラーは NoC インターフェイス タイルにのみ存在します。
- 第 2 レベル割り込みハンドラーは、AIE-ML アレイ インターフェイスにある 4 つの割り込みラインのいずれか 1 つを駆動できます。
- これら 4 つの割り込みラインは、最終的に AIE-ML のコンフィギュレーション インターフェイス タイルに接続されます。
次の図は、AIE-ML アレイから Versal デバイスのほかのブロックへの NPI 割り込みの接続を示した概略ブロック図です。この図に示したアレイ インターフェイス タイルおよび AIE-ML タイルのレイアウト/配置は、実際のものとは異なります。
上の図では、4 つの割り込みが NoC インターフェイス タイルから生成されています。これらの割り込みは、PL インターフェイス タイルを通過してコンフィギュレーション インターフェイス タイルに到達します。内部エラー (PLL ロック ロスなど) と 4 つの受信割り込みを OR 演算した結果、4 つの割り込みが NPI インターフェイス (32 ビット幅のメモリ マップド AXI4 バス) 上の NPI 割り込み信号に直接接続されます。
デバイス レベルでは、4 つの NPI 割り込みに 4 ～ 7 が割り当てられます。NPI レジスタには 3 つのグループがあります (IMR0…IMR3、IER0…IER3、および IDR0…IDR3)。各ペア (IMR、IER、および IDR) を使用して 4 つの NPI 割り込みを設定できます。IMR レジスタは読み出し専用で、IER および IDR レジスタは書き込み専用です。プログラムできるのは、NPI 割り込み 4 に対応するレジスタのみです。NPI 割り込み 5、6、および 7 に関しては、3 つのレジスタ セットは無視され、NPI レジスタをプログラムしても割り込みをマスクできません。