AIE-ML のデバッグには、メモリ マップド AXI4 インターフェイスを使用します。AIE-ML アレイの主要なコンポーネントはすべてメモリにマップされています。
- プログラム メモリ
- データ レジスタ
- AIE-ML レジスタ
- DMA レジスタ
- ロック モジュール レジスタ
- ストリーム スイッチ レジスタ
- AIE-ML ブレークポイント レジスタ
- イベント/パフォーマンス カウンター レジスタ
これらのメモリ マップド レジスタは、メモリ マップド AXI4 インターフェイス要求を生成可能な任意のマスター (PS、PL、および PMC) から読み出し/書き込みが可能です。これらの要求は NoC を経由して AIE-ML アレイ インターフェイスへ送信され、そこからアレイ内のターゲト タイルに転送されます。次の図に、デバッガーを統合したソフトウェア開発環境をホスト開発システム上で実行した代表的なデバッグ環境を示します。
図 1.
AIE-ML デバッグ インターフェイスの概要
デバッガーは、JTAG 接続またはAMD高速デバッグ ポート (HSDP) 接続を使用して AIE-ML を内蔵する Versal デバイスのプラットフォーム管理コントローラー (PMC) に接続します。