共有メモリを使用した AIE-ML から PL へのデータ通信

Versal アダプティブ SoC AIE-ML アーキテクチャ マニュアル (AM020)

Document ID
AM020
Release Date
2023-11-10
Revision
1.2 日本語

一般的には、PL ブロックはストリーム インターフェイス経由のデータを使用します。その後、PL ブロックはデータ ストリームを生成してアレイ インターフェイスへ転送します。アレイ インターフェイスには、PL ストリームを受信して AIE-ML ストリームに変換する FIFO があります。変換された AIE-ML ストリームは、AIE-ML のデスティネーション ファンクションへ転送されます。通信がブロック ベースかストリーム ベースかによって、DMA とピンポン バッファーの使用方法が異なります。

次の図に、例を示します。AIE-MLと PL は、AIE-ML タイル内の DMA を使用して通信できます。DMA は、このストリームをそれを使用する AIE-ML に隣接するメモリ ブロックへ移動します。この図の上側は論理表現で、下側は物理表現です。

図 1. 共有メモリを使用した AIE-ML から PL へのデータ通信の論理図

図 2. 共有メモリを使用した AIE-ML から PL へのデータ通信の物理図