手順 1: Zynq UltraScale+ MPSoC PS Xilinx サポート アーカイブの生成 - 2022.1 日本語

1. Vivado IDE を開きます。
2. Create Project をクリックし、Next をクリックします。
   
   
3. プロジェクト名を設定し、プロジェクト ディレクトリを指定します。Next をクリックします。
4. [Project Type] を RTL project に設定します。
5. [Do not specify sources at this time] をオンにし、Next をクリックします。
6. ボードを選択するには、ボードのアイコンをクリックし、Zynq UltraScale+ ZCU102 Evaluation board で [Board Rev 1.0] を選択します。Next をクリックします。
   
   
7. プロジェクト サマリが表示されます。プロジェクトを作成するには、Finish をクリックします。
8. Flow Navigator で Create Block Design をクリックします。デザイン名およびディレクトリを指定できますが、ローカル プロジェクト ディレクトリを使用する場合はその必要はありません。OK をクリックしてブロック デザインを作成します。
   
   
9. 空のデザイン図が表示されます。Add IP ボタンをクリックして、IP を追加します。選択したボードに基づいて IP を選択し (ZCU102 評価ボードの場合は、「Zynq UltraScale+ MPSoC」を検索)、その IP をダブルクリックします。
   
   
10. [Diagram] ウィンドウで Run Block Automation をクリックします。OK をクリックして ZCU102 デザインの作成を続けます。
    
    
11. デザイン図が表示されたら、次の手順に従ってデザインを検証します。
    1. 次の図のように、maxihpm0_fpd_aclk および maxihpm1_fpd_aclk を一緒に pl_clk0 に接続します。
       1. maxihpm0_fpd_aclk を選択し、maxihpm1_fpd_aclk にドラッグします。
       2. maxihpm1_fpd_aclk を選択し、pl_clk0 にドラッグします。
    2. Zynq UltraScale+ MPSoC ブロックを右クリックし、Validate Design をクリックしてデザインを検証します。問題なく検証が完了したことが通知されます。OK をクリックします。
       
       
12. Zynq UltraScale+ MPSoC ブロックをダブルクリックしてパラメーターを設定し、デザインをカスタマイズします。ZCU102 ボードには、次の表に示すように、4 つの有効な GT コンフィギュレーションがあります。

    表 1. サポートされる PS-GTR コネクタ機能

    SEL (S3、2、1、0)	ICM 設定 (レーン 0、1、2、3)	PCIe コネクタ	DP コネクタ	USB コネクタ	SATA コネクタ
    0 0 0 0	PCIe.0、PCIe.1、PCIe.2、PCIe.3	PCIe Gen2 x4	N.C.	N.C.	N.C.
    1 1 1 1	DP.1、DP.0、USB、SATA	N.C.	DP.0、DP.1	USB0	SATA1
    1 1 0 0	PCIe.0、PCIe.1、USB、SATA	PCIe Gen2 x2	N.C.	USB0	SATA1
    1 1 1 0	PCIe.0、DP.0、USB、SATA	PCIe Gen2 x1	DP.0	USB0	SATA1

13. Zynq UltraScale+ MPSoC ブロックをダブルクリックして、要件に基づいて設定を選択し、GT レーンのコンフィギュレーションをカスタマイズします。
14. I/O Configuration > High Speed をクリックします。次のスクリーンショットの設定を使用し、4 つの組み合わせの中から 1 つ選択します。
    1. PCIe – Display Port - USB - SATA (デフォルトの Vivado プリセット)
       
       
    2. PCIe–PCIe - USB - SATA
       
       
    3. Display Port – Display Port - USB - SATA
       
       
    4. PCIe–PCIe - PCIe - PCIe (PCIe x4)
       
       
15. GT レーンのコンフィギュレーションをカスタマイズし終えたら、OK をクリックします。
16. Run Block Automation が表示されたとしても、これをクリックしないでください。クリックすると、カスタマイズした値がリセットされます。
17. ブロック デザインのウィンドウの左側にある Sources ウィンドウをクリックします。
    1. [Block Designs] グループの下にある IP Sources をクリックします。
    2. design_1 を右クリックし、Create HDL Wrapper をクリックします。
    
    
    
18. Let Vivado manage wrapper and auto-update をオンのままにします。ダイアログ ボックスで OK をクリックし、HDL ラッパーを作成します。
19. IP Sources ビューで design_1_i を右クリックし、Generate Output Products をクリックします。
20. デフォルト オプションをそのまま使用し、Generate をクリックして生成します。
21. 生成が完了したら、OK をクリックします。
22. File > Export > Export Hardware をクリックします。
    
    
23. Export Hardware Platform ウィザードで、Fixed プラットフォーム タイプを選択します。Next をクリックします。
24. 次のページで、プラットフォーム出力タイプに Pre-Synthesis を選択します。
25. XSA 名を design_1_wrapper のままにし、エクスポートした XSA を保存する場所 (できれば新しいディレクトリ) を選択します。