- FSBL をロードする前に、ZCU102 の 4 つの有効な GT コンフィギュレーションの中から選択した内容に基づいて、SATA ドライブ、 PCIe® カード、USB デバイスなどの物理的なデバイスをすべて接続します。ホット スワップやホット プラグはサポートされていません。
- Vivado を開きます。
- ハードウェア マネージャーを開いて、Zynq
UltraScale+ デバイスを搭載したボードに接続します。次の例では、リモート コンピューターのボードに接続するので、接続前に、hw_server をそのリモート コンピューターで実行している必要があります。
- ARM_DAP がハードウェア デバイス リストに表示されていることを確認し、Next をクリックしてから Finish をクリックします。
- ハードウェア ツリーで ARM_DAP device を右クリックし、Configure IBERT
GTR をクリックします。
- ダイアログ ボックスが開いたら、前の手順で作成した FSBL ELF ファイルを指定し、オプションでコンフィギュレーション ファイル (デザインに必要な場合はビットストリーム) を指定します。Reset Zynq をオンにして、コンフィギュレーションする前にシステムをリセットすることも可能です。設定し終えたら、OK をクリックします。注記: Reset Zynq をオンにすると、古いバージョンの Zynq UltraScale+ デバイス (ZU9EG es1 など) で ARM_DAP が問題のあるステートになります。その場合は、ボードの電源を切って入れ直し、Reset Zynq をオフのままにします。
-
config_hw_sio_gts
が指定した設定で実行されます。次に、新しいデバッグ コアのデバイスを再スキャンするため、refresh_hw_device
が呼び出されます。IBERT は、次の例のようにコンフィギュレーションされるはずです。
- [Auto-detect links] は PS-GTR には使用できません。次の図のように [Create Links] を使用して、手動でリンクを作成できます。
- 次の図のように、4 つのレーンすべてに対しリンクを作成します。各レーンの TX は同じレーンの RX に接続されています。
設定し終えたら、OK をクリックします。
- 次の図は、[Serial I/O Links] ウィンドウで、[Status] にリンクされている 4 つのレーンがすべて表示されています。
注記: [Link 1] の [RX PLL Status] および [TX PLL Status] が [Not Locked] になっているのは、PCIe プロトコルに準拠して Link 0 の PLL が使用されているためです。 - リンクをどれか右クリックして、Create
Scan を選択します。
- アイ スキャンに該当するパラメーターを選択し、アイ スキャンを実行します。たとえば、次の図は、レーン L1 (Link 1) でアイ スキャンを実行しています。アイ スキャンが完了すると、-1 UI から +1 UI までのアイが表示されます。注記: Create Scan ダイアログ ボックスには -0.5 UI から +0.5 UI までと表示されていますが、表示されるアイ スキャンは -1 UI から +1 UI までです。
- 次の図は、レーン L1 で実行されるアイ スキャンの例です。
注記: [Open UI %] の値は水平方向の軸全体のパーセンテージで、PS-GTR トランシーバーの場合は 2 UI 幅です。