手順 1: Vivado New Project ウィザードを使用したプロジェクトの作成 - 2022.1 日本語

プロジェクトを作成するには New Project ウィザードを使用し、プロジェクト名を指定し、RTL ソース ファイルおよび制約ファイルを追加し、ターゲット デバイスを指定します。

1. Vivado IDE を起動します。
2. [Getting Started] ページで Create Project をクリックして New Project ウィザードを開始します。Next をクリックします。
3. [Project Name] ページで新規プロジェクトの名前を「proj_hdl_vio」に設定し、プロジェクト ディレクトリ (C:/Vivado_Debug) を設定します。Create project subdirectory がオンになっていることを確認します。Next をクリックします。
4. [Project Type] ページで、[Type of Project] を RTL Project に指定し、プロジェクトを作成します。Next をクリックします。
5. [Add Sources] ページで次のように設定します。
   1. [Target Language] を VHDL に設定します。
   2. Add Files をクリックします。
   3. [Add Source Files] ダイアログ ボックスで /src/lab3 ディレクトリを参照します。
   4. すべての VHD ソース ファイルを選択し、OK をクリックします。
   5. ファイルが追加され、Copy Sources into Project が選択されていることを確認します。
6. [+] 記号をクリックしてから Add Directories をクリックします。
7. [Add Source Directories] ダイアログ ボックスで /src/lab3 ディレクトリを参照し、sine_high、sine_low、sine_mid、および ila_0 ファイルを選択します。Select をクリックします。
8. ディレクトリが追加され、Copy sources into project が選択されていることを確認します。Next をクリックします。
9. [Add Constraints] ダイアログ ボックスで [+] 記号をクリックしてから、Add Files をクリックします。
10. /src/lab3 ディレクトリを参照して sinegen_demo_kc705.xdc を選択します。[Next] をクリックします。
11. [Default Part] ページで、xc7k325tffg900-2 プラットフォームを指定します。Boards をクリックしてから Kintex-7 KC705 Evaluation Platform を選択することもできます。Next をクリックします。
12. [New Project Summary] ページを確認します。上記の手順で設定したとおりにデータが表示されていることを確認します。Finish をクリックします。
    注記: プロジェクトの初期化に少し時間がかかる場合があります。
13. Vivado IDE の [Sources] ウィンドウで、sinegen_demo_inst_vio を展開して、この演習用のソース ファイルを表示させます。ila_0 コアがプロジェクトに追加されている点に注目してください。ただし、vio_0 (VIO コア) が抜けています。
    
    
14. この VIO コアを次のようにインスタンシエートしてコンフィギュレーションします。Flow Navigator で IP Catalog をクリックして Debug & Verification を展開し、次に Debug を展開してから VIO をダブルクリックします。[Customize IP] ダイアログ ボックスが開きます。
15. [General Options] タブで [Component Name] をデフォルトの「vio_0」にしたまま、[Input Probe Count] を 1 に、[Output Probe Count] を 1 に設定し、Enable Input Probe Activity Detectors チェック ボックスをオンにします。
    
    
16. [PROBE_IN Ports] タブで [Probe Width] を 4 に設定します。
    
    
17. [PROBE_OUT Ports] タブで [Probe Width] を 2 に、[Initial Value] を 0x0 に設定します。
    
    
18. OK をクリックして IP を生成します。[Generate Output Products] ダイアログ ボックスが表示されます。Generate をクリックします。アウト オブ コンテキスト モジュールの実行を開始することを示すダイアログ ボックスが表示されたら、OK をクリックします。
    
    

    出力ファイルの生成には 1 分弱かかるはずです。これで VIO のカスタマイズが完了しました。このコアは既に最上位デザインにインスタンシエートされています。

    
    
    

    この時点で、[Sources] ウィンドウは次のようになっているはずです。

    
    
    
19. [Sources] ウィンドウで sinegen_demo_inst.vhd ファイルをダブルクリックして開き、HDL コードで ILA コアのインスタンシエーションおよびポート マップを確認します。