Vivado シミュレータでは、混合言語プロジェクト ファイルおよび混合言語シミュレーションがサポートされるので、VHDL デザインに Verilog/SystemVerilog (SV) モジュールを含めることができ、またその逆も可能です。