AMD Versal™ 自适应 SoC 的系统确认规划要求您把关键基础架构构建到系统中,如前述章节中所述。这样即可支持对整体设计特性、性能、功耗等进行系统化确认,这是将系统定性为适合量产所必需的。本章主要围绕基于系统设计类型制定系统确认规划的关键领域展开。如需了解有关确认的信息,请访问此链接以参阅 Versal 自适应 SoC 系统集成和确认方法指南(UG1388) 中的相应内容。
以下是制定系统级确认规划时的典型步骤:
- 上电并执行电源检查
- 基本启动和器件配置
- 初始化器件的功能子系统
- 初始化软件栈,并运行所有运行时驱动程序或应用编程接口 (API)注释: 对于部分系统,此步骤为可选。
- 性能确认
- 功耗确认
在上电和电源确认阶段,系统设计师必须参阅
Versal 架构和产品数据手册概述(DS950) 以确保所有电源都达到期望电平且各功耗域内的耗电量都符合预期。系统设计师必须制定计划,根据系统中完成的电源合并来对开发板上的电压域开展测试。设计师可使用 PDM 工具或 report_power
基于设计估算结果来获取不同功耗域中的电流量。
判断电源和耗电量正常后,下一个初始化阶段通常是器件配置。器件初始化的典型方法是使用 Versal 器件上的 JTAG 端口。器件可从标准 AMD Vivado™ 硬件管理器进行检测和寻址,如 Vivado Design Suite 用户指南:编程和调试(UG908) 中所述。此外,Versal 自适应 SoC 具有复杂的系统监控器 (System Monitor),允许监控片上供电和温度。硬件系统设计师可以遵循 Versal 自适应 SoC 系统监控器架构手册(AM006) 中的要求启用系统监控器。
初始化后,仅限硬件的系统的焦点在于初始化内部硬化的 IP 子系统,包括任何复杂的 GT 和 I/O 以及设计中的 DDR 存储器控制器子系统。欲知详情,请参阅以下资源中的硬件确认部分:
- 对于在硅片上进行 NoC/DDR 存储器初始化,请参阅 Vivado 设计教程:Versal 片上网络/多 DDR 存储器控制器,另请访问此链接以参阅 Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313) 中的相应内容。
- 对于 AI 引擎子系统的初始化,请参阅 Vitis 教程:AI 引擎波束成形。
- 对于 PS 子系统,请参阅 Versal 自适应 SoC 嵌入式设计教程。
通过基本测试确认整体 Versal 自适应 SoC 子系统正常后,系统设计师即可开始对系统的真实功能模型进行初始化。这通常包含在系统级别开展部分测试开发,此类测试开发由整体系统设计驱动。根据系统类型,测试开发可能涉及软件栈。
确定系统设计的基本功能后,系统设计师即可运行性能级别测试案例来对关键性能要求进行校准和确认。示例如下:
- 64 天线系统的信号处理吞吐量,如 Vitis 教程:AI 引擎波束成形中所示
- 经修改的国家标准和技术协会 (MNIST) 数据库中使用 LeNet 卷积神经网络 (CNN) 进行图像识别的每秒可识别图像数,如 Vitis 教程:AI 引擎 LeNet 中所示
- 对于仅限硬件的系统,NoC/DDR 性能,如 Vivado 设计教程:Versal 片上网络/DDR 存储器控制器性能调优中所示
设计运行性能达标后,系统设计师即可为 Versal 器件上的静态功耗和动态功耗执行功耗测量。要制定功耗测量规划,系统设计师必须确保开发板设计支持接入功耗管理集成电路 (PMIC) 接口,从而支持对运行性能达标的系统执行实时电流测量。
下表基于设计类型汇总了系统确认信息。
设计类型 | 启动与器件配置 | 子系统功能确认 | 系统功能确认 | 系统性能确认示例 | 系统功耗确认 |
---|---|---|---|---|---|
仅限硬件的系统 |
|
使用如下工具:
|
仅限硬件 |
|
|
嵌入式系统 |
|
使用如下工具:
|
需使用 XRT 或 Linux 进行交互 |
|
|
嵌入式 AI 引擎系统 |
|
使用如下工具:
|
交互需要 aiecompiler、XRT、Linux 和 AI 引擎驱动程序 |
|