为了演示处理 FIR 滤波器时的吞吐量和时延注意事项，以下显示了 1 个通道滤波器后接 1 个内插半带滤波器的示例。
图 1. 滤波器链简单示例
- 实现 1：通道滤波器和内插滤波器内核分别布局到其各自的独立 AI 引擎 tile 中。
乒乓缓冲器深度仅为 1，用于管理这整个简单示例内的数据。
图 2. Vitis 分析器的 graph 视图
- 实现 2：通道滤波器分跨 4 个 AI 引擎，以改善吞吐量。
请注意，输入上的数据需要额外数量的缓冲（包括绿框内的 4 对乒乓缓冲），用于维护这 4 个 AI 引擎内核。但这种方式可以提升总体吞吐量，并且代价是需要牺牲 AI 引擎资源使用率。
图 3. 此 graph 视图显示了分跨 4 个 AI 引擎 tile 的通道滤波器