下表显示了 IEEE 802.3 第 74 条 FEC 控制信号、状态信号和统计数据信号。
| 信号 | I/O | 时钟 | 描述 |
|---|---|---|---|
| ctl_fec_tx_enable | 输入 | tx_serdes_clk | 此信号断言有效即可对发射的数据启用第 74 条 FEC 编码。 |
| ctl_fec_rx_enable | 输入 | rx_serdes_clk | 此信号断言有效即可对接收的数据启用第 74 条 FEC 解码。 |
| ctl_fec_enable_error_to_pcs | 输入 | rx_serdes_clk | 第 74 条 FEC 启用 PCS 错误。 |
| stat_fec_inc_correct_count[3:0] | 输出 | rx_serdes_clk | 此信号将每隔约 32 个代码字断言有效，前提是同时断言 ctl_rx_fec_enable 有效，且 FEC 解码器已检测到并已纠正对应帧中的位元错误。 |
| stat_fec_inc_cant_correct_count[3:0] | 输出 | rx_serdes_clk | 此信号将每隔约 32 个代码字断言有效，前提是 ctl_rx_fec_enable 断言有效，并且 FEC 解码器已检测到该位。 |
| stat_fec_lock_error[3:0] | 输出 | rx_serdes_clk | 此信号断言有效的前提是 FEC 解码器经过约 5 ms 后仍无法检测到帧边界。检测到帧边界后，即清除此信号。 |
| stat_fec_rx_lock[3:0] | 输出 | rx_serdes_clk | 此信号断言有效的前提是同时断言 ctl_fec_rx_enable 有效，且 FEC 解码器可检测到帧边界。 |