在“Configuration”（配置）选项卡下选中Ethernet MAC + PCS/PMA-32/64-bit（以太网 MAC + PCS/PMA 32/64 位）选项时，本节下所述端口可用。
| 名称 | 大小 | I/O | 描述 |
|---|---|---|---|
| tx_unfout_* | 1 | 输出 |
来自核的 TX 数据路径下溢信号。如果 tx_unfout_* 采样为 1，则表示已发生违例，即当前包已受损。只要下溢状况仍然存在，就会发射错误控制块信号。 用户逻辑负责将完整的包输入核，并避免 TX 数据路径接口欠载。 注释： 当此信号采样为 1 时，您必须应用 tx_reset/sys_reset 才能将子系统从下溢问题恢复。tx_reset 仅复位 TX 路径，sys_reset 则会恢复整个系统。
|
| tx_axis_tready_* | 1 | 输出 | 来自核的 TX 路径就绪信号。 |
| tx_axis_tvalid_* | 1 | 输入 | 发射 AXI4‑Stream 数据有效。 |
| tx_axis_tdata_* | 64/32 | 输入 | 发射 AXI4‑Stream 数据总线。 |
| tx_axis_tlast_* | 1 | 输入 | 发射 AXI4‑Stream tlast。 |
| tx_axis_tkeep_* | 8/4 | 输入 | 发射 AXI4‑Stream tkeep。 |
| tx_axis_tuser_* | 1 | 输入 | 发射 AXI4‑Stream tuser。 |
| tx_preamblein_* | 56 | 输入 | 发射 AXI4‑Stream 前导码。 |
| tx_parityin_* | 8 | 输入 | 发射 AXI4‑Stream 数据路径奇偶校验。 |
| rx_axis_tvalid_* | 1 | 输出 | 接收 AXI4‑Stream 数据有效。 |
| rx_axis_tdata_* | 64/32 | 输出 | 接收 AXI4‑Stream 数据总线。 |
| rx_axis_tlast_* | 1 | 输入 | 接收 AXI4‑Stream tlast。 |
| rx_axis_tkeep_* | 8/4 | 输入 | 接收 AXI4‑Stream tkeep。 |
| rx_axis_tuser_* | 1 | 输入 | 接收 AXI4‑Stream tuser。 |
| rx_preamblein_* | 56 | 输入 | 接收 AXI4‑Stream 前导码。 |
| rx_parityout_* | 8 | 输出 | 接收 AXI4‑Stream 数据路径奇偶校验。 |