デザインのシミュレーション

デザインは、Vivado シミュレータ 2020.1 でテストされています。ここでは、シミュレーションの起動方法について説明します。このデザイン用に Vivado プロジェクトが既に作成済みであることを前提として、次の手順でシミュレーションを実行します。

1. Flow Navigator の [Simulation] の下にある [Run Simulation] をクリックします。
2. オプション リストから、[Run Behavioral Simulation] を選択します。 これで、デザインがエラボレートされてシミュレーションが開始されます。
3. デフォルトでは、シミュレーションの実行時間は 1 ns です。RX コアに対して、intf_rdy がアサートされるまでに約 240 μs かかります。これがアサートされて次の Prbs_Valid が到達した場合にのみ、データの比較を実行します。したがって、次の図でハイライトされているボックスを使って、240 μs 以上の時間を指定してシミュレーションを実行します。Testbench ディレクトリの下に、シミュレーションに使用する信号のリストを追加するための、波形設定ファイル toplevel_testbench_behav.wcfg があります。
   図 1. マルチ バンク デザイン - シミュレーションの実行時間変更
4. ビヘイビアー シミュレーション終了後、PRBS ジェネレーターとチェッカーのエラー フラグを観察して、エラーがないかを確認します。たとえば、int_prbs_b<0/1/2>_err<num> は、PRBS ジェネレーターとチェッカーの各インスタンシエーションのエラーを報告します。Int_prbs_b0_err24 は、NIBBLE[2] のバンク インスタンス 0 の NIBBLESLICE[4] にインスタンシエートされた PRBS モジュールのエラー フラグを示します。Int_prbs_err_b<0/1/2>_00 は、NIBBLE[0] 上の任意の NIBBLESLICE のエラーを示します。Int_prbs_err_b<0/1/2>_12 は、NIBBLE[1] および NIBBLE[2] 上の任意の NIBBLESLICE のエラーを示します。Int_prbs_err_b0_all は、バンク インスタンス 0 のすべてのニブルにおける任意の NIBBLESLICE のエラーを示します。Int_prbs_err_all は、任意のバンク インスタンスのすべてのニブルにおける任意の NIBBLESLICE のエラーを示します。