TX コアの生成

次の手順に従って、AIOW を使用して TX コアの生成します。このセクションの図を参照してください。

1. TX 用コアを生成するために、IP カタログを開いて「dvanced I/O Wizard」を検索します。[Advanced I/O Wizard] をダブルクリックして、ウィザードの Customize IP ウィンドウを開きます。
2. Component Name に「TX_Ssync_Intrfce_MB」と入力します。この名前は、リファレンス デザインで使用されます。
   注記: コンポーネント名は、最上位デザインで使用されるモジュール名と一致している必要があります。
3. Basic タブで、Application から [SOURCE SYNCHRONOUS] を指定します。Bus Direction は [TX ONLY] に設定します。
4. 同じタブで、次のように設定します。
   1. [Interface Speed]: 1800 Mb/s
   2. Clock Data Relation: Edge DDR
   3. PLL Clock Source: Fabric (Driven by BUFG)
   4. PLL Input Clock Frequency: 225
   5. [Forwarded Clock Phase]: 0.
   6. [TX Serialization Factor]: 8
   7. その他のオプションは、デフォルトを使用できます。
   図 1. マルチ バンク RX AIOW の [Basic] タブ
5. Advanced タブで、次のように設定します。
   1. PLL CLKOUT1: 225
   2. [REDUCE CONTROL SIGNALS]、[Enable BLI logic]、および [Enable DESKEW Logic] をオンにします。BLI ロジックが有効の場合、タイミング クロージャを達成するためにファブリックと XPHY 間の BLI レジスタを使用できます。Deskew Logic が有効の場合、インスタンシエートされた XPLL のスキュー調整が有効になります。
   3. Differential I/O Std: LVDS15
   4. Number of Banks: 3 (マルチ バンク デザインであるため)
   図 2. マルチ バンク RX AIOW の [Advanced] タブ
   
6. Pin Configuration タブで、表中の3 つの項目を追加します。この項目はデータ用であり、I/O タイプは差動、信号タイプはデータ、信号名は 「Tx_data_b#」 (# はバンク番号) を使用しています。また、送信クロックにも対応しています。
   • データ設定 #1
     • Pin Direction = TX
     • I/O Type = Differential
     • Signal Type = Data
     • Signal Name = Tx_data_b0
     • Number of Data Channels = 26
   • データ設定 #2
     • Pin Direction = TX
     • I/O Type = Differential
     • Signal Type = Data
     • Signal Name = Tx_data_b1
     • Number of Data Channels = 26
   • データ設定 #3
     • Pin Direction = TX
     • I/O Type = Differential
     • Signal Type = Data
     • Signal Name = Tx_data_b2
     • Number of Data Channels = 26
   図 3. マルチバンク RX AIOW の [Pin Configuration] タブ
7. [Summary] タブを確認します。156 の TX ピンが有効になっている必要があります (データ用に 25 ペア x 3 バンク、送信クロック用に 1 ペア x 3 バンク)。
   図 4. マルチ バンク RX AIOW の [Summary] タブ
8. 設定を確認して [OK] をクリックします。IP がカスタマイズされて、[Generate the Output Products] が表示されます。合成オプションで [Out of context per IP] を指定して [Generate] をクリックし、新しく生成された TX コアに対する Design Run を実行します。