VCCINT と VCC_RAM を結合する場合のノイズ軽減ストラテジ

Versal アダプティブ SoC PCB デザイン ユーザー ガイド (UG863)

Document ID
UG863
Release Date
2024-04-01
Revision
1.8 日本語

Versal デバイスの電源統合シナリオの多くは、プリント回路基板上で VCCINT と VCC_RAM を結合するものです。この 2 つのレールを結合する場合、レール間のノイズ カップリングの軽減方法を検討することが重要です。ノイズには、アダプティブ SoC の自己誘導ノイズと PCB それ自体のノイズがあります。