この章では、Versal アダプティブ SoC の PS/PMC MIO (Multiplexed I/O) および GTY/GTYP トランシーバー インターフェイスの PCB レイアウト ガイドラインを示します。
重要: この章で取り扱う各ペリフェラル インターフェイスのアーキテクチャの説明は、
『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) を参照してください。
重要: この章で説明するすべての GTY/GTYP トランシーバー インターフェイスについては、
『Versal アダプティブ SoC GTY および GTYP トランシーバー アーキテクチャ マニュアル』 (AM002) を参照してください。