Versal AI コア シリーズ デバイスには、AI エンジン アレイが含まれ、次の列があります。
- PL 列
- PL ストリームにアクセスします。各列で、データを AI エンジンにストリーミングするために 8 個の 64 ビット スレーブ チャネル、データを PL にストリーミングするために 6 個の 64 ビット マスター チャネルがサポートされます。
- NoC 列
- AI エンジン アレイと NoC を接続します。これらのインターフェイスは、PL にも接続されます。
aiecompiler で高周波数インターフェイスが選択されるようにするには、--pl-freq=<number> を使用して PL カーネルのクロック周波数を MHz で指定します。デフォルト値は AI エンジン周波数 (スピード グレードにより異なる) の 1/4 で、サポートされる最大周波数は AI エンジン周波数の 1/2 です。次に例を示します。
- すべての AI エンジン - PL インターフェイスで 300 MHz の AI エンジン - PL 周波数をイネーブルにするには、次のオプションを使用します。
--pl-freq=300 - 特定の PLIO インターフェイスに異なる周波数を設定するには、ADF グラフで次のように設定します。
adf::PLIO *<input>= new adf::PLIO(<logical_name>, <plio_width>, <file>, <FreqMHz>);
AI エンジン - PL AXI4-Stream チャネルでは、境界ロジック インターフェイス (BLI) 接続が使用されます。この接続には、スレーブ チャネル 3 と 7 以外にオプションの BLI レジスタが含まれます。チャネル 3 とチャネル 7 の 2 つのスレーブ チャネルは、低速インターフェイスです。AI エンジンと PL 間のデータ転送のパフォーマンスは、オプションの BLI レジスタがイネーブルかどうかによって異なります。
タイミングがクリティカルでないデザインでは、8 つのチャネルすべてを BLI レジスタなしで使用できます。この場合でも、PL タイミングは満たされます。高周波数デザインでは、使用可能なチャネルは 6 つ (0、1、2、4、5、6) のみで、PL からのタイミング パスには BLI レジスタを使用する必要があります。
AI エンジン - PL チャネルでの BLI レジスタの使用を制御するには、--pl-register-threshold=<number> コンパイラ オプションを使用して MHz を指定します。デフォルト値は AI エンジン周波数の 1/8 で、スピード グレードによって異なります。次に例を示します。
-
–pl-register-threshold=125コンパイラでは、AI エンジン - PL 周波数がこの設定 (この場合は 125 MHz) よりも大きい PLIO インターフェイスは、BLI レジスタがイネーブルの高速チャネルにマップされます。PLIO インターフェイス周波数が
pl-register-threshold値以下の場合は、任意の AI エンジン - PL チャネルが使用されます。
つまり、pl-freq < pl-register-threshold の場合は、8 つのチャネルすべてをレジスタなしで使用できます。pl-freq > pl-register-threshold の場合は、6 つの高速チャネルのみをレジスタ付きで使用できます。pl-register-threshold は、高速チャネル (レジスタ付き) のみを使用可能なしきい値周波数を制御するのに使用します。