演習 1 で使用するデザインは、Vivado Design Suite インストールに含まれる CPU ネットリスト サンプル デザイン project_cpu_netlist_kintex7 です。このデザインは、最上位 EDIF ネットリスト ソース ファイルと XDC 制約ファイルを使用します。
演習 2 および演習 3 で使用するデザインは、BFT コア サンプル project_bft_kintex7 です。このデザインには、Verilog および VHDL 両方の RTL と、XDC 制約ファイルが含まれます。
演習 4 で使用するデザインは、ザイリンクス ウェブサイトからリファレンス デザインとして入手できます。演習 4 のデザイン ファイルの場所 を参照してください。
CPU ネットリストおよび BFT コア デザインは XC7K70T デバイスをターゲットとしており、演習 4 のデザインは XCKU040 デバイスをターゲットとしています。データ サイズを小さくし、ハードウェア要件を最小限に抑え、チュートリアルを短時間で完了できるようにするため、小型のデザインでチュートリアルを実行します。