在设计 PCB 时应考量与器件连接速度最快的信号。这些高速信号对于走线几何结构、过孔、损耗和串扰非常敏感。对于多层 PCB，这几个方面显得尤为重要。对于高速接口，请执行信号完整性仿真。必要时可以采用更先进的 PCB 材料或改变走线几何结构来重新设计开发板，以获得所期望的性能。
AMD 建议您在设计 PCB 时执行下列步骤：
- 查阅以下器件文档：
- 查阅 IP 产品指南中的存储器 IP 和 PCIe® 设计指南。
- 使用 Vivado 工具来确认 I/O 管脚分配：
- 运行同步开关噪声 (SSN) 分析。
- 运行内置的 DRC。
- 导出 I/O 缓冲器信息规格 (IBIS) 模型。
- 按如下所述方式运行信号完整性分析：
- 针对千兆位收发器 (GT)，使用信道参数运行 Spice 或 IBIS-AMI 仿真。
- 对于性能更低的接口，运行 IBIS 仿真以检查过冲或下冲问题。
- 使用电源设计管理器 (PDM) 工具（从 china.xilinx.com/power 下载）并将“Process”（工艺）设置为“Maximum”（最大值）以生成设计功耗的初步估算。
- 请将对应您器件的板级原理图检查表补充完整，并遵循该检查表进行操作。
注释： 请参阅 Versal 自适应 SoC 板级原理图审查检查表(XTP546)。
- 将 XDC 工作条件约束手动添加到 Vivado 工具的 XDC 文件中。 使用 PDM 工具来生成赛灵思设计约束 (XDC) 文件，并将此文件导入对应的 Vivado 工程。PDM 工具环境设置会转换为 XDC 约束。估算的片上总功耗将作为 Vivado 功耗分析的设计功耗预算。如需了解更多信息，请参阅 Vivado Design Suite 用户指南：功耗分析与最优化(UG907)。