| この LogiCORE™ IP について | |
|---|---|
| コアの概要 | |
| サポートされるデバイス ファミリ 1 | Versal® ACAP |
| サポートされるユーザー インターフェイス | メモリ インターフェイス |
| コア に含まれるもの | |
| デザイン ファイル | SystemVerilog |
| サンプル デザイン | N/A |
| テストベンチ | N/A |
| 制約ファイル | N/A |
| シミュレーション モデル | N/A 2 |
| サポートされるソフトウェア ドライバー | N/A |
| テスト済みデザイン フロー 2 | |
| デザイン入力 | IP インテグレーター |
| シミュレーション | サポートされるシミュレータについては、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストールおよびライセンス』 を参照。 |
| 合成 | Vivado 合成 |
| サポート | |
| ザイリンクス サポート ウェブ ページで提供 | |
|
|