改訂履歴

次の表に、この文書の改訂履歴を示します。

セクション	改訂内容
2024 年 2 月 29 日、バージョン 1.6
全般的な更新	Vivado Design Suite 2023.2.1 v2.00 を使用する場合の -2MSE、-2MLE、-2MSI、-2MLI、-2LSE、-1MSE、-1MSI、-1MLI、-1LSE、-1LSI、-1LLI スピードグレードの XCVE2202、XCVE2302、XCVE2602、XCVE2802 デバイスプロダクションリリースを含めるよう表 1 を更新 (スピードグレードおよび Production シリコンおよびソフトウェアのステータス)。以下の更新も含む。スピードグレード Production シリコンおよびソフトウェアのステータスデバイスの Pin-to-Pin 出力パラメーターのガイドラインデバイスの Pin-to-Pin 入力パラメーターのガイドライン
絶対最大定格	トランシーバーの REFCLK_AC 最大入力電圧を 1.200V から 1.350V に更新。
ブロック RAM のスイッチ特性	-2LLI スピードグレードの T_{RCKO_DO} と T_{RCKO_DO_REG} 両方の最大値を更新。
DDR4 および LPDDR4/4X メモリインターフェイスコントローラー	LPDDR4/4X 省ピンコンポーネントインターフェイスの制限を削除。
表 2	PL 列に接続される行列とインターフェイスタイルを削除。最新情報は、『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) を参照。
表 2	V_ICM 仕様を追加。LVPECL クロックをサポートするため、V_IDIFF の最大値 (peak-to-peak) を 800 mV に変更。
GTY および GTYP トランシーバーのユーザークロックのスイッチ特性	-2H 値を更新。
2023 年 11 月 9 日、バージョン 1.5
全般的な更新	-2LLI スピードグレードの XCVE1752 プロダクションリリースの更新。表 1 を更新、Vivado Design Suite 2023.2 v2.04 を使用する場合の -2LLI (V_CCINT = 0.70V) スピードグレードの XCVE1752 プロダクションリリースを含める (スピードグレードおよび Production シリコンおよびソフトウェアのステータス)。
推奨動作条件	注記 9 の PSIO 動作についての説明を更新。注記 10 を更新。
利用可能なスピードグレードおよび動作電圧	注記 4 を更新。
デバイス ID	XCVE2202 のデバイス ID を更新。
パッケージパラメーターのガイドライン	パッケージ値を追加。
DDR4 および LPDDR4/4X メモリインターフェイスコントローラー	LPDDR4/4X XPIO バンク性能の値を明記。
GTY および GTYP トランシーバーの基準クロックのスイッチ特性	注記 1 を追加。
GTY および GTYP トランシーバーのデジタルモニタークロック	表を追加。
2023 年 9 月 11 日、バージョン 1.4
全般的な更新	データシート全体で XCVE2602 および XCVE2802 デバイスの -3H スピードグレードを削除し、-2HSI/-2LLI スピードグレードを追加。
絶対最大定格	注記 10 を追加。
クロックおよびリセット	表 7 に F_{HSM0_REFCLK} を追加。
GTY および GTYP トランシーバーの電気的仕様への準拠性	GTYP トランシーバーの PCIe サポートを明記。
2023 年 5 月 9 日、バージョン 1.3
絶対最大定格	V_{CC_SOC} の説明を更新。
推奨動作条件	V_{CC_SOC} の説明を更新。
推奨動作条件下での DC 特性	I_L 仕様を追加。
スピードグレード	-2HSI の XCVE1752 をプロダクションに移行。
Production シリコンおよびソフトウェアのステータス	Vivado Design Suite 2022.2.2 v2.02.で -2HSI の XCVE1752 をプロダクションに移行。
デバイス ID	XCVE2602 および XCVE2802 の IDCODE 更新。
表 4	注記 1、2、3 を追加。
表 5	注記 2、4、6、8、10、12 を追加。
PS ギガビッドイーサネット MAC コントローラーインターフェイス	F_GEMTSUREFCLK に注記 2 を追加。
パッケージパラメーターのガイドライン	XCVC2602 および XCVC2902 パッケージを VSVH1760 に訂正。XCVE2802 の値を追加。
AI エンジンのスイッチ特性	VE2002 および VE2202 の値を更新。
GTY および GTYP トランシーバーの DC 入力および出力レベル	リモート RX が GND に終端されている場合の V_CMOUTDC を削除し、注記 2 を追加。注記 3 を更新。
MRMAC 用統合ブロック	Versal AI エッジデバイスでサポートされるデータレートを追加し、表の注記を更新。
2023 年 3 月 28 日、バージョン 1.2
全般的な更新	Vivado Design Suite 2022.2.1 v2.01 を使用する場合の -2MSE、-2MLE、-2MSI、-2MLI、-1MSE、-1MSI、1MLI (V_CCINT = 0.80V) スピードグレードの XCVE1752 プロダクションリリースを含めるよう表 1 を更新 (スピードグレードおよび Production シリコンおよびソフトウェアのステータス)。
利用可能なスピードグレードおよび動作電圧	-2LLI デバイスコードを更新し、注記 5 を追加。
	CPM5 のあるデバイスは -2HSI または -2LLI スピードグレードをサポートしないため、V_{CC_CPM5} の値を更新。
	注記 1、2、および 3 を更新。
スピードグレード	VE1752 の -2LLI が評価中であることを明記。
デバイス ID	表を更新。
PMC JTAG および SelectMAP	F_TCK に注記 1 を追加。
2022 年 12 月 5 日、バージョン 1.1
全般的な更新	Vivado Design Suite 2022.2 v2.00 を使用する場合の -2LSE、-2LLE、-2LLI、-1LSE、-1LSI、-1LLI (V_CCINT = 0.70V) スピードグレードの XCVE1752 プロダクションリリースを含めるよう表 1 を更新 (スピードグレードおよび Production シリコンおよびソフトウェアのステータス)。
推奨動作条件下での DC 特性	I_{CC_BATT} の条件と値を更新。
プロセッシングシステムのパフォーマンス特性	表 1 および表 2 を更新。
PMC Quad-SPI コントローラーインターフェイス	Quad-SPI デバイスのクロック周波数がループバック無効で ≤37.5MHz で動作する場合の F_{QSPI_REFCLK} 最大値を 150MHz から 300MHz に変更。
PMC の SD/SDIO コントローラーインターフェイス	SD/SDIO インターフェイスのデフォルトスピードモードにおける入力セットアップおよびホールドタイム最小値を追加。SD/SDIO インターフェイスの SDR12 モードにおける入力セットアップタイム最小値を更新。
PMC の eMMC コントローラーインターフェイス	eMMC インターフェイスの標準モードにおける入力セットアップおよびホールドタイム最小値を追加。
アクセラレータ RAM のスイッチ特性	-3 および -2 (V_{CC_PSLP} = 0.88V) のアクセラレータ RAM の最大クロック周波数を更新。
デバイスの Pin-to-Pin 出力パラメーターのガイドライン	VE1752 の値を更新。
デバイスの Pin-to-Pin 入力パラメーターのガイドライン	VE1752 の値を更新。
パッケージパラメーターのガイドライン	VE1752 の値を更新。
GTY および GTYP トランシーバーの DC 入力および出力レベル	V_CMOUTDC および V_CMOUTAC の式を更新。
GTY および GTYP トランシーバーのパフォーマンス	表 1 で、GTYP の最大ラインレートと LCPLL のラインレート範囲を更新。
GTY および GTYP トランシーバーのユーザークロックのスイッチ特性	一部のデータ幅条件で F_TXIN と F_RXIN の値を更新。
プログラマブルロジックの PCIe 用統合ブロック	PCI Express Gen4 のサポートに関する注記を更新。
表 4	一部の -1 (V_{CCINT_CPM5} = 0.70V) オーバードライブ値を更新。Gen5x8 はサポートされません。
表 5	オーバードライブモードの一部の周波数を更新。Gen5x8 はサポートされません。
表 6	一部の -1 (V_CCINT = 0.70V) オーバードライブ値を更新。Gen5x8 はサポートされません。
ビデオデコーダーエンジンのパフォーマンス	値と注記を更新。
2022 年 5 月 2 日、バージョン 1.0
初版。	N/A