Vitis™ 工具的构建目标用于定义在编译和链接期间创建的 FPGA 二进制文件 (.xclbin) 的性质和内容。有 3 种不同的构建目标：软件仿真和硬件仿真这 2 个仿真目标用于确认和调试，默认系统硬件目标则用于生成 FPGA 二进制文件 (.xclbin) 以供加载到赛灵思器件中。
仿真目标的编译比实际硬件的编译要快得多。仿真运行是在仿真环境中执行的，可增强调试可视性，且无需使用真实的加速器卡。
| 软件仿真 | 硬件仿真 | 硬件执行 |
|---|---|---|
| 主机应用使用内核的 C/C++ 或 OpenCL™ 模型来运行。 | 主机应用使用内核的仿真 RTL 模型来运行。 | 主机应用使用内核的实际硬件实现来运行。 |
| 用于确认系统的功能正确性。 | 测试主机/内核集成，获取性能估算结果。 | 确认系统正确运行且具备期望的性能。 |
| 构建时间越短，则设计迭代越快。 | 最佳调试功能、中等编译时间，内核可视性提升。 | 最终 FPGA 实现，构建时间长，且性能结果准确（真实）。 |