语法
- 对于 Zynq 器件和 Zynq UltraScale+ MPSoC:
[exception_level=<options>] <partition>
- 对于 AMD Versal™
自适应 SoC:
{ exception_level=<options>, file=<partition> }
描述
核必须配置为所示异常级别。
实参
- el-0
- el-1
- el-2
- el-3(默认值)
示例
- 对于 Zynq 器件和 Zynq UltraScale+ MPSoC:
all: { [bootloader, destination_cpu=a53-0]fsbl.elf [destination_cpu=a53-0, exception_level=el-3] bl31.elf [destination_cpu=a53-0, exception_level=el-2] u-boot.elf }
- 对于 AMD Versal™
自适应 SoC:
new_bif: { image { { type = bootimage, file = base.pdi } } image { name = apu_ss, id = 0x1c000000 { load = 0x1000, file = system.dtb } { exception_level = el-2, file = u-boot.elf } { core = a72-0, exception_level = el-3, trustzone, file = bl31.elf } } }
注释:
*base.pdi
即为 Vivado 所生成的 PDI。