reg_dpu_base_addr - 4.1 简体中文

适用于 Zynq UltraScale+ MPSoC 的 DPUCZDX8G 产品指南 (PG338)
Document ID
PG338
Release Date
2023-01-23
Version
4.1 简体中文

reg_dpu_base_addr 寄存器用于指示外部存储器中每个 DPUCZDX8G 的输入图像和参数的地址。DPUCZDX8G 基址的宽度为 40 位，因此它可支持最大 1 TB 的地址空间。所有寄存器位宽均为 32 位，因此要表示一个位宽为 40 位的基址，需要 2 个寄存器。reg_dpu0_base_addr0_l 表示 DPUCZDX8G core0 中 base_address0 的下 32 位，reg_dpu0_base_addr0_h 表示 DPUCZDX8G core0 中 base_address0 的上 8 位。

每个 DPUCZDX8G 核都有 8 组 DPUCZDX8G 基址，因此有 32 组 DPUCZDX8G 基址对应最多 4 个 DPUCZDX8G 核。下表显示了 reg_dpu_base_addr 的详细信息。

表 1. reg_dpu_base_addr
寄存器 地址偏移 宽度 类型 描述
reg_dpu0_base_addr0_l 0x224 32 R/W DPUCZDX8G core0 的 base_address0 的下 32 位。
reg_dpu0_base_addr0_h 0x228 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address0 的上 8 位。
reg_dpu0_base_addr1_l 0x22C 32 R/W DPUCZDX8G core0 的 base_address1 的下 32 位。
reg_dpu0_base_addr1_h 0x230 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address1 的上 8 位。
reg_dpu0_base_addr2_l 0x234 32 R/W DPUCZDX8G core0 的 base_address2 的下 32 位。
reg_dpu0_base_addr2_h 0x238 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address2 的上 8 位。
reg_dpu0_base_addr3_l 0x23C 32 R/W DPUCZDX8G core0 的 base_address3 的下 32 位。
reg_dpu0_base_addr3_h 0x240 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address3 的上 8 位。
reg_dpu0_base_addr4_l 0x244 32 R/W DPUCZDX8G core0 的 base_address4 的下 32 位。
reg_dpu0_base_addr4_h 0x248 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address4 的上 8 位。
reg_dpu0_base_addr5_l 0x24C 32 R/W DPUCZDX8G core0 的 base_address5 的下 32 位。
reg_dpu0_base_addr5_h 0x250 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address5 的上 8 位。
reg_dpu0_base_addr6_l 0x254 32 R/W DPUCZDX8G core0 的 base_address6 的下 32 位。
reg_dpu0_base_addr6_h 0x258 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address6 的上 8 位。
reg_dpu0_base_addr7_l 0x25C 32 R/W DPUCZDX8G core0 的 base_address7 的下 32 位。
reg_dpu0_base_addr7_h 0x260 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core0 的 base_address7 的上 8 位。
reg_dpu1_base_addr0_l 0x324 32 R/W DPUCZDX8G core1 的 base_address0 的下 32 位。
reg_dpu1_base_addr0_h 0x328 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address0 的上 8 位。
reg_dpu1_base_addr1_l 0x32C 32 R/W DPUCZDX8G core1 的 base_address1 的下 32 位。
reg_dpu1_base_addr1_h 0x330 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address1 的上 8 位。
reg_dpu1_base_addr2_l 0x334 32 R/W DPUCZDX8G core1 的 base_address2 的下 32 位。
reg_dpu1_base_addr2_h 0x338 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address2 的上 8 位。
reg_dpu1_base_addr3_l 0x33C 32 R/W DPUCZDX8G core1 的 base_address3 的下 32 位。
reg_dpu1_base_addr3_h 0x340 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address3 的上 8 位。
reg_dpu1_base_addr4_l 0x344 32 R/W DPUCZDX8G core1 的 base_address4 的下 32 位。
reg_dpu1_base_addr4_h 0x348 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address4 的上 8 位。
reg_dpu1_base_addr5_l 0x34C 32 R/W DPUCZDX8G core1 的 base_address5 的下 32 位。
reg_dpu1_base_addr5_h 0x350 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address5 的上 8 位。
reg_dpu1_base_addr6_l 0x354 32 R/W DPUCZDX8G core1 的 base_address6 的下 32 位。
reg_dpu1_base_addr6_h 0x358 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address6 的上 8 位。
reg_dpu1_base_addr7_l 0x35C 32 R/W DPUCZDX8G core1 的 base_address7 的下 32 位。
reg_dpu1_base_addr7_h 0x360 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core1 的 base_address7 的上 8 位。
reg_dpu2_base_addr1_l 0x42C 32 R/W DPUCZDX8G core2 的 base_address1 的下 32 位。
reg_dpu2_base_addr1_h 0x430 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core2 的 base_address1 的上 8 位。
reg_dpu2_base_addr2_l 0x434 32 R/W DPUCZDX8G core2 的 base_address2 的下 32 位。
reg_dpu2_base_addr2_h 0x438 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core2 的 base_address2 的上 8 位。
reg_dpu2_base_addr3_l 0x43C 32 R/W DPUCZDX8G core2 的 base_address3 的下 32 位。
reg_dpu2_base_addr3_h 0x440 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core2 的 base_address3 的上 8 位。
reg_dpu2_base_addr4_l 0x444 32 R/W DPUCZDX8G core2 的 base_address4 的下 32 位。
reg_dpu2_base_addr4_h 0x448 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core2 的 base_address4 的上 8 位。
reg_dpu2_base_addr5_l 0x44C 32 R/W DPUCZDX8G core2 的 base_address5 的下 32 位。
reg_dpu2_base_addr5_h 0x450 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core2 的 base_address5 的上 8 位。
reg_dpu2_base_addr6_l 0x454 32 R/W DPUCZDX8G core2 的 base_address6 的下 32 位。
reg_dpu2_base_addr6_h 0x458 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core2 的 base_address6 的上 8 位。
reg_dpu2_base_addr7_l 0x45C 32 R/W DPUCZDX8G core2 的 base_address7 的下 32 位。
reg_dpu2_base_addr7_h 0x460 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core2 的 base_address7 的上 8 位。
reg_dpu3_base_addr0_l 0x524 32 R/W DPUCZDX8G core3 的 base_address0 的下 32 位。
reg_dpu3_base_addr0_h 0x528 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address0 的上 8 位。
reg_dpu3_base_addr1_l 0x52C 32 R/W DPUCZDX8G core3 的 base_address1 的下 32 位。
reg_dpu3_base_addr1_h 0x530 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address1 的上 8 位。
reg_dpu3_base_addr2_l 0x534 32 R/W DPUCZDX8G core3 的 base_address2 的下 32 位。
reg_dpu3_base_addr2_h 0x538 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address2 的上 8 位。
reg_dpu3_base_addr3_l 0x53C 32 R/W DPUCZDX8G core3 的 base_address3 的下 32 位。
reg_dpu3_base_addr3_h 0x540 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address3 的上 8 位。
reg_dpu3_base_addr4_l 0x544 32 R/W DPUCZDX8G core3 的 base_address4 的下 32 位。
reg_dpu3_base_addr4_h 0x548 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address4 的上 8 位。
reg_dpu3_base_addr5_l 0x54C 32 R/W DPUCZDX8G core3 的 base_address5 的下 32 位。
reg_dpu3_base_addr5_h 0x550 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address5 的上 8 位。
reg_dpu3_base_addr6_l 0x554 32 R/W DPUCZDX8G core3 的 base_address6 的下 32 位
reg_dpu3_base_addr6_h 0x558 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address6 的上 8 位。
reg_dpu3_base_addr7_l 0x55C 32 R/W DPUCZDX8G core3 的 base_address7 的下 32 位。
reg_dpu3_base_addr7_h 0x560 32 R/W 该寄存器中的下 8 位表示 DPUCZDX8G core3 的 base_address7 的上 8 位。