ZU21DR Zynq UltraScale+ RFSoC のデザインでは、PS Cortex-A53 プロセッサで Linux が実行され、ホストから ZU21 の異なる部分への PCIe Gen3 x8 接続があります。これらの接続は、AXI インターコネクトを介して達成されます。次の接続があります。
- プロセッシング システムとその DDR
- MIG DDR コントローラーを介する PL DDR
- 100G MAC
次のブロック図に、これらの接続を示します。
図 1. ZU21 スケルトン デザインの接続
