全 DPU エンジンは同期で動作するため、すべての DPU エンジンがタスクの完了を通知するために割り込みを発生させます。reg_dpu_start または ap_start が High のとき、DPU タスクの開始を通知します。タスクが完了すると、DPU が割り込みを生成し、IPISR のビット 0 と reg_finish_sts が 1 にセットされます。
DPU の割り込みをサポートするため、割り込みコントローラー モジュールは次のレジスタを実装しています。
- グローバル割り込みイネーブル レジスタ (GIER)
- プロセッサまたは割り込みコントローラーへの割り込み出力用のマスター イネーブル/ディスエーブルを提供します。詳細は、表 1 の「グローバル割り込みイネーブル レジスタ (GIER)」を参照してください。
- IP 割り込みイネーブル レジスタ (IPIER)
- 各チャネルに独立した割り込みイネーブル ビットを実装します。詳細は、表 1 の「IP 割り込みイネーブル (IPIER)」と「IP ステータス レジスタ (IPISR)」を参照してください。
- IP 割り込みステータス レジスタ (IPISR)
- 各チャネルに独立した割り込みステータス ビットを実装します。IPISR は読み出しアクセスと、書き込みでトグル (Toggle-On-Write) アクセスを提供します。書き込みでトグルの仕組みにより、割り込みサービス ルーチンは 1 回の書き込みトランザクションで複数の ISR ビットをクリアできます。テスト用に IPISR を手動でセットして、割り込みを発生させることもできます。詳細は、表 2 の「IP 割り込みイネーブル (IPIER)」と「IP ステータス レジスタ (IPISR)」を参照してください。
割り込みは、 PCIe® コントローラーの IRQ ポートに正しく接続する必要があります。