DCI—VRP 終端

Kria K26 SOM データシート (DS987)

Document ID
DS987
Release Date
2024-01-30
Revision
1.5 日本語

K26 SOM は演算付加の高いアプリケーション向けに設計されています。これは、AMD Zynq™ UltraScale+™ MPSoC を活用し、演算能力のある XCK26-SFVC784-2LV を搭載しています。Zynq UltraScale+ MPSoC はデジタル制御インピーダンス (DCI) テクノロジを備えているため、I/O ピンのインピーダンスを内部制御し外部終端抵抗を不要にすることで、PCB サイズを縮小した製品開発が可能になります。DCI の設定は、MPSoC 内の HP I/O バンクでのみ使用されます。

DCI の詳細は、 『UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド 』 (UG571)、特に 「HP I/O バンクのみで使用可能な DCI」 および 「VRP 外部抵抗のデザイン移行ガイドライン」 の項目を参照してください。K26 には 3 つの HP I/O バンクがあります。次の表に、各バンクに対する VRP の設定を示します。240Ω という値は、これまでのリファレンスに基づいて選択されました。

表 1. VRP 抵抗の選択
ピン 名称
AD6 IO_T0U_N12_VRP_64 240Ω
W9 IO_T0U_N12_VRP_65 240Ω
G4 IO_T0U_N12_VRP_66 240Ω