次の図に、AI エンジン アレイを備えた Versal アダプティブ SoC の概略ブロック図を示します。このデバイスは、プロセッシング システム (PS)、プログラマブル ロジック (PL)、および AI エンジン アレイで構成されます。
図 1.
Versal デバイスの最上位ブロック図
AI エンジン アレイは、AI エンジン アーキテクチャの最上位の階層です。これは、AI エンジン タイルを 2 次元に配列したものです。各 AI エンジン タイルには、VLIW (Very-Long Instruction Word) プロセッサ、統合メモリ、およびストリーミング、コンフィギュレーション、デバッグ用のインターコネクトがあります。AI エンジンは AI エンジン アレイ インターフェイスを使用して、NoC 経由で Versal デバイスのその他のブロックと通信するか、PL と直接通信します。AI エンジン アレイは、プロセッシング システム (PS) およびプラットフォーム管理コントローラー (PMC) にも NoC 経由で接続します。