计算时钟 - 4.0 简体中文
面向 Zynq UltraScale+ MPSoC 的 DPUCZDX8G 产品指南 (PG338)
Document ID
PG338
Release Date
2022-06-24
Version
4.0 简体中文
计算单元模块内的 DSP slice 包含在
dpu_2x_clk
域中,该域的运行时钟频率是数据控制器模块的时钟频率的 2 倍。这两个相关时钟必须保持时钟沿对齐。