Versal ACAP の I/O には、高性能 XP I/O (XPIO) と高密度 HD I/I (HDIO) の 2 種類があります。XPIO には 1.0V ～ 1.5V の電圧範囲の高速インターフェイスをサポートする専用のロジックが含まれます。HDIO バンクと XPIO バンクの電圧または I/O 規格は重複していません。HDIO は 1.8V ～ 3.3V の電圧範囲のインターフェイスをサポートします。HDIO には、削減されたクロック速度でシングル データ レート (SDR) およびダブル データ レート (DDR) インターフェイスをサポートするためのロジックがあります。アーキテクチャ情報は 『Versal ACAP SelectIO リソース アーキテクチャ マニュアル』 (AM010)、Advanced IO Wizard および Advanced IO Planner の詳細は 『Advanced I/O Wizard LogiCORE IP 製品ガイド』 (PG320) を参照してください。
すべての Versal FPGA は、コンフィギュレーション可能な SelectIO インターフェイス ドライバーとレシーバーを備え、さまざまな標準インターフェイスに対応しています。その充実した機能セットには、出力駆動能力およびスルー レートのプログラマブル制御、オンチップ終端、基準電圧 (INTERNAL_VREF) の内部生成などがあります。Versal デバイスの XPIO バンクには 54 本の SelectIO ピンがあり、シングルエンドおよび差動 I/O 規格の両方を実装できます。XPIO バンクは、1.5V 以下の高速インターフェイスをサポートします。一部の Versal デバイスには、1.8V ～ 3.3V の電圧レベルに接続可能な HDIO バンクがあります。HDIO バンクには 22 本の SelectIO ピンがあり、シングルエンドおよび差動 I/O 規格の両方を実装できます。すべての SelectIO IOB リソースには入力、出力、およびトライステートのドライバーが含まれます。SelectIO ピンは、シングルエンドおよび差動のさまざまな I/O 規格に合わせて構成できます。
- シングルエンド I/O 規格の例としては、LVCMOS、LVTTL、HSTL、SSTL、HSUL、LVSTL、および POD があります。
- 擬似差動規格の例としては、差動 HSTL、POD、HSUL、LVSTL、および SSTL があります。
- LVDS と互換性があります。