Virtex-5 FPGA デバイスを使用した DDR SDRAM コントローラ (XAPP851) - Virtex™-5 デバイスにインプリメントされた 200-MHz DDR SDRAM メモリコントローラについて説明します。このリファレンスデザインは、リードデータタイミングを調整するために Virtex-5 ChipSync 機能を使用します。完全な FPGA デザインへの統合を実現するために簡単なバックエンドユーザーインターフェイスを提供します。