Spartan-3 ジェネレーション FPGA で効率的な PCB レイアウトを達成するための LVDS 信号の反転 (XAPP491) - LVDS や LVPECL などの差動信号は、ビアの過度の使用なしで 4 レイヤ、または 6 レイヤ PCB で簡単に配線するのが難しい場合があります。このアプリケーションノートでは、Spartan™-3 ジェネレーション FPGA において、データパスにインバータを含めるだけでビアの過度の使用を避ける方法、PCB の再設計の必要なしに偶発的な PCB トレーススワッピングの修正方法について説明します。