7 Series FPGA Gen2 Integrated Block for PCIe から AXI4-Lite へのブリッジ (XAPP1286) - このアプリケーションノートと付随するソースコードでは、すべての機能を備えた AXI Memory Mapped to PCIe Gen2 ブリッジのわずかなリソースのみを使用して、ホストから FPGA エンドポイントへの 1 DWORD の読み出しと書き込みをサポートする非常に小規模な PCIe to AXI ブリッジを作成する方法を示します。