ASIC エミュレーション用にレイテンシをゼロに抑えた多重化 I/O (XAPP1217) - FPGA エミュレーション プラットフォームにおいて複数の信号を 1 つの I/O または I/O 差動ペアで別の FPGA に転送する方法について説明します。 - XAPP1217

xapp1217-zero-latency-mux.pdf

Document ID
XAPP1217
Release Date
2015-03-17
Revision
1.0 日本語