IBERT for UltraScale GTY Transceivers v1.0 製品ガイド (PG196) - 1.0 日本語 - GTY トランシーバーを評価および監視するために設計されたカスタマイズ可能なコアで、FPGA ロジックにインプリメントされたパターン ジェネレーターおよびチェッカーが含まれており、トランシーバーのポートおよびダイナミック リコンフィギュレーション ポートの属性にアクセスします。 - PG196
pg196-ibert-ultrascale-gty.pdf
- Document ID
- PG196
- Release Date
- 2014-10-01
- Version
- 1.0 日本語